Русский компьютер, русский ноутбук и русская флешка: почему не все так плохо

Я думаю что дело вот в чем. В тех же интелах есть блок ветвлений и предсказаний, который берет на себя попытку предсказать что будет дальше. Звучит фантастично, но таки да, проц пытается предугадать что будет следующей операцией и эти операции выполняет параллельно, на разных ядрах, результаты "помнит", потом, если выясняется что он "угадал", то требуемый результат уже берет из "запомненных" а не выполняет последовательно снова. Где то проскакивала инфа о том, что попадание составляет около 75%. То есть программа откомпилирована для одного ядра, никаких "специальных меток", деления на потоки в ней нет, но благодаря механизму предсказания она будет выполнена в 75% случаях параллельно (значит в 2 раза быстрее или в 4 раза быстрее) — зависит от уровня распараллеривания эти 75% не на всю программу — а на некие блоки, инструкции и так далее, получается что вся программа в целом выполняется быстрее, чем если бы она выполнялась на процессоре с той же частотой но без этого механизма.
Если блока такого нет, то оптимизация сама вдруг не появится. Видимо в Эльбрусе нет таких механизмов, а значит нет никакой оптимизации. Оптимизировать можно, сделав программу с учетом требований процессора и скомпилировав её компилятором, заточенным под данный процессор (есть такой компилятор или нет — это уже вопрос второй), те оптимизации, которые придумает компилятор он реализует в набор инструкций процессора и процессор будет тупо исполнять инструкции. Это уровень RISC процессоров первого поколения.
------ Выдержка из Вики: -------
Первая система, которая может быть названа системой «RISC», — суперкомпьютер «CDC 6600», который был создан в 1964 году, за десять лет до появления соответствующего термина. CDC 6600 имел архитектуру «RISC» всего с двумя режимами адресации («регистр+регистр» и «регистр+непосредственное значение») и 74 кодами команд (тогда как 8086 имел 400 кодов команд).
Так что это не ноу хау. Это одна из старейших доктрин развития. Элементы RISC архитектуры сейчас есть в любом процессоре, ну просто абсолютно любом.

Не обязательно "до 23 элементарных операций" может быть и больше, а может и меньше. Все диктуется длиной командного слова. Но, чем длиннее это слово, тем больше памяти требуется для хранения кода.

Ну не знаю, как с развитием...
В 1989 исследователи компании HP пришли к выводу, что RISC архитектуры имеют явный предел инструкций, выполняемых за такт. Были начаты разработки новой архитектуры, позже названной EPIC.[2] Исследования основывались на архитектурахVLIW, в которых каждое командное слово содержит несколько операций, выполняемых на нескольких исполнительных устройствах.
EPIC (англ. explicitly parallel instruction computing) — микропроцессорная архитектура с явным параллелизмом команд. Термин введён в 1997 году альянсом HP и Intel[1] для разрабатываемой архитектуры Intel Itanium.[2]
Тут ru...wikipedia.org)
Главным структурным недостатком первых версий Itanium были большие задержки (латентность) СОЗУ 3-го уровня. Инженеры Intel, вероятно, надеялись, что большая пропускная способность шины нового процессора скомпенсирует этот недостаток, но задержки были настолько велики, что это действительно замедляло работу СОЗУ вплоть до уровня, когда он был немногим быстрее ОЗУ. Из-за относительно небольшого размера СОЗУ 1-го и 2-го уровней (32 кБ и 96 кБ соответственно) это могло привести к повышенной нагрузке на системную шину.
Первоначально процессор планировали выпустить в 1998—1999 годах, но продолжительные задержки проекта и усилившаяся конкуренция со стороны AMD на рынке процессоров архитектуры x86 привели к тому, что Itanium устарел ещё до его поступления в продажу. Таким образом, Itanium был неконкурентоспособным уже после выпуска в 2001 году, хотя этого могло не случиться, если бы он был выпущен двумя годами раньше, как и планировалось.
Тут
ru...wikipedia.org